1樓：帳號已登出
d觸發器。數字邏輯電路中的資訊儲存器件。
d觸發器是一個具有記憶功能的，具有兩個穩定狀態的資訊儲存器件，是構成多種時序電路的最基本邏輯單元，也是數字邏輯電路中一種重要的單元電路。
因此，d觸發器在數字系統和計算機中有著廣泛的應用。觸發器具有兩個穩定狀態，即"0"和"1"，在一定的外界訊號作用下，可以從一個穩定狀態翻轉到另一個穩定狀態。
d觸發器有整合觸發器和閘電路組成的觸發器。觸發方式有電平觸發和邊沿觸發兩種，前者在cp(時鐘脈衝)=1時即可觸發，後者多在cp的前沿（正跳變0→1）觸發。
d觸發器的次態取決於觸發前d端的狀態，即次態=d。因此，它具有置0、置1兩種功能。
對於邊沿d觸發器，由於在cp=1期間電路具有維持阻塞作用，所以在cp=1期間，d端的資料狀態變化，不會影響觸發器的輸出狀態。
d觸發器應用很廣，可用做數字訊號的寄存，移位寄存，分頻和波形發生器等等。
中文名。d觸發器。
外文名。data flip-flop或delayflip-flop
相關學科。數位電路、電工技術。
設計語言。vhdl語言、verilog語言。
狀態構成。"0"和"
2樓：網友
走在那裡都是開門見山。
d觸發器的優缺點?
3樓：怒則氣盛
使用觸發器有如下優點：
自動執行。觸發器在對錶的資料作了任何修改（比如手工輸入或者應用程式的操作）之後立即被啟用。
2. 級聯更新。觸發器可以通過資料庫中的相關表進行層疊更改，這比直接把**寫在前臺的做法更安全合理。
3. 強化約束。觸發器可以引用其它表中的列，能夠實現比check約束更為複雜的約束。
4. 跟蹤變化。觸發器可以阻止資料庫中未經許可的指定更新和變化。
5. 強制業務邏輯。觸發器可用於執行管理任務，並強制影響資料庫的複雜業務規則。
如何用JK觸發器構成D觸發器電路圖
莊生曉夢 d觸發器的狀態方程是 q d，jk觸發器的狀態方程是 q jq k q。d觸發器有兩種觸發方式 電平觸發和邊緣觸發。前者可以在cp 時鐘脈衝 等於1時觸發，後者主要在cp的前面觸發 正跳0 1 d觸發器的二次狀態取決於d端觸發前的狀態，即二次狀態 d，因此具有設定0和1的兩個功能。對於邊緣...
如何用D觸發器構成2倍頻電路，如何用D觸發器實現2位2進位制計數器電路圖
這個很簡單 先用兩個d觸發器組成四分頻電路，然後將cp 二分頻 四分頻用與閘電路實現所需要的輸出。先用兩個d觸發器組成四分頻電路，然後將cp 二分頻 四分頻用與閘電路實現所需要的輸出。示波器顯示的波形 最上面的a通道 紅色 就是輸入波形，最下面的d通道 深藍色 就是輸出波形。用d觸發器怎樣設計四分頻...
用VHDL程式設計 非同步清零的D觸發器
壬宵雨 library ieee use ieee.std logic 1164.all use ieee.std logic unsigned.all entity dff asy is port clock in std logic clock reset in std logic reset ...