1樓：有學問的免子
理想的數位電路電平是這樣的：
輸入小於1/2vcc(電源電壓)就是低電平，反之是高電平。實際的器件是做不到的，也不實用，如果輸入電壓在1/2vcc附近有干擾，就會發生錯誤的輸入訊號。現在常用的是：
ttl數位電路電源是5v，2.7v < 高電平 < 5v, 0v < (=) 低電平 < 1.3v。
cmos數位電路電源電壓一般是3v--9v, 2/3vcc < 高電平 < (=) vcc,0v < (=) 低電平<1/3vcc。
數位電路：用數字訊號完成對數字量進行算術運算和邏輯運算的電路稱為數位電路，或數字系統。由於它具有邏輯運算和邏輯處理功能，所以又稱數字邏輯電路。
現代的數位電路由半導體工藝製成的若干數字整合器件構造而成。邏輯閘是數字邏輯電路的基本單元。儲存器是用來儲存二進位制資料的數位電路。
從整體上看，數位電路可以分為組合邏輯電路和時序邏輯電路兩大類。
2樓：王德彪炙永
邏輯電平的一些概念
要了解邏輯電平的內容，首先要知道以下幾個概念的含義：
1：輸入高電平（vih）： 保證邏輯閘的輸入為高電平時所允許的最小輸入高電平，當輸入電平高於vih時，則認為輸入電平為高電平。
2：輸入低電平（vil）：保證邏輯閘的輸入為低電平時所允許的最大輸入低電平，當輸入電平低於vil時，則認為輸入電平為低電平。
3：輸出高電平（voh）：保證邏輯閘的輸出為高電平時的輸出電平的最小值，邏輯閘的輸出為高電平時的電平值都必須大於此voh。
4：輸出低電平（vol）：保證邏輯閘的輸出為低電平時的輸出電平的最大值，邏輯閘的輸出為低電平時的電平值都必須小於此vol。
5：閥值電平(vt)： 數位電路晶片都存在一個閾值電平，就是電路剛剛勉強能翻轉動作時的電平。
它是一個界於vil、vih之間的電壓值，對於cmos電路的閾值電平，基本上是二分之一的電源電壓值，但要保證穩定的輸出，則必須要求輸入高電平》 vih，輸入低電平 vih > vt > vil > vol。
6：ioh：邏輯閘輸出為高電平時的負載電流（為拉電流）。
7：iol：邏輯閘輸出為低電平時的負載電流（為灌電流）。
8：iih：邏輯閘輸入為高電平時的電流（為灌電流）。
9：iil：邏輯閘輸入為低電平時的電流（為拉電流）。
閘電路輸出極在整合單元內不接負載電阻而直接引出作為輸出端，這種形式的門稱為開路門。開路的ttl、cmos、ecl門分別稱為集電極開路（oc）、漏極開路（od）、發射極開路（oe），使用時應審查是否接上拉電阻（oc、od門）或下拉電阻（oe門），以及電阻阻值是否合適。對於集電極開路（oc）門，其上拉電阻阻值rl應滿足下面條件：
（1）： rl < （vcc－voh）/（n*ioh＋m*iih）
（2）：rl > （vcc－vol）/（iol＋m*iil）
其中n：線與的開路門數；m：被驅動的輸入端數。
：常用的邏輯電平
·邏輯電平：有ttl、cmos、lvttl、ecl、pecl、gtl；rs232、rs422、lvds等。
·其中ttl和cmos的邏輯電平按典型電壓可分為四類：5v系列（5v ttl和5v cmos）、3.3v系列，2.5v系列和1.8v系列。
·5v ttl和5v cmos邏輯電平是通用的邏輯電平。
·3.3v及以下的邏輯電平被稱為低電壓邏輯電平，常用的為lvttl電平。
·低電壓的邏輯電平還有2.5v和1.8v兩種。
·ecl/pecl和lvds是差分輸入輸出。
電子電路中高電平和低電平是什麼意思?
3樓：匿名使用者
電子電路中高電來
平是電壓高的狀
自態,一般記為1
電子電路中低電平是電壓低的狀態,一般記為0高低電平的劃分對於ttl來說高電平是:2.4v-5.0v低電平是:0.0v-0.4v
對於cmos來說高電平是:4.99-5.0v低電平是:0.0-0.01v
對於高低電平之間的電壓屬於不定電壓
在這個電壓下會使器件工作不穩定
比如有時電腦開機後有不正常現象,但重新啟動後又沒問題了.
就是因為數位電路有時因為器件遇到了這個不定電壓而無法識別發生紊亂
電路里的電平是什麼? 怎麼判斷高,低電平?
4樓：愛做作業的學生
電平：是指兩功率或電壓之比的對數，有時也可用來表示兩電流之比的對數。
當輸入電平高於vih時，則認為輸入高電平；當輸入電平低於vil時，則認為輸入低電平。
電平的單位分貝用db表示。常用的電平有功率電平和電壓電平兩類，它們各自又可分為絕對電平和相對電平兩種。
輸出高電壓（voh）：保證邏輯閘的輸出為高電平時的輸出電平的最小值，邏輯閘的輸出為高電平時的電平值都必須大於此voh。
輸出低電壓（vol）：保證邏輯閘的輸出為低電平時的輸出電平的最大值，邏輯閘的輸出為低電平時的電平值都必須小於此vol。
擴充套件資料
電平與電壓的關係
從電壓電平的定義就可以看出電平與電壓之間的關係，電平的測量實際上也是電壓的測量，只是刻度不同而已，任何電壓表都可以成為一個測量電壓電平的電平表，只要錶盤按電平刻度標誌即可，在此要注意的是電平刻度是以1 mw功率消耗於600 ω電阻為零分貝進行計算的，即0db=0.775v。
電平量程的擴大實質上也是電壓量程的擴大，只不過由於電平與電壓之間是對數關係，因而電壓量程擴大n倍時，由電平定義可知，即電平增加20lgn(db)。
由此可知，電平量程的擴大可以通過相應的交流電壓表量程的擴大來實現，其測量值應為表頭指標示數再加一個附加分貝值(或量程分貝值)。附加分貝值的大小由電壓量程的擴大倍數來決定。
5樓：匿名使用者
概念人們在初學「電」的時候，往往把抽象的電學概念用水的具體現象進行比喻。如水流比電流、水壓似電壓、水阻喻電阻。解釋「電平」不妨如法炮製。
我們說的「水平」，詞典中解釋與水平面平行、或在某方面達到一定高度，引申指事物在同等條件下的比較結論。如人們常說到張某工作很有水平、李某辦事水平很差。這樣的話都知其含義所在。
即指「張某」與「李某」相比而言。故借「水平」來比喻「電平」能使人便於理解。
使用「db」有兩個好處：其一讀寫、計算方便。如多級放大器的總放大倍數為各級放大倍數相乘，用分貝則可改用相加。
其二能如實地反映人對聲音的感覺。實踐證明，聲音的分貝數增加或減少一倍，人耳聽覺響度也提高或降低一倍。即人耳聽覺與聲音功率分貝數成正比。
例如蚊子叫聲與大炮響聲相差100萬倍，但人的感覺僅有60倍的差異，而100萬倍恰是60db。
[編輯本段]邏輯電平的一些概念
要了解邏輯電平的內容，首先要知道以下幾個概念的含義：
1：輸入高電平（vih）： 保證邏輯閘的輸入為高電平時所允許的最小輸入高電平，當輸入電平高於vih時，則認為輸入電平為高電平。
2：輸入低電平（vil）：保證邏輯閘的輸入為低電平時所允許的最大輸入低電平，當輸入電平低於vil時，則認為輸入電平為低電平。
3：輸出高電平（voh）：保證邏輯閘的輸出為高電平時的輸出電平的最小值，邏輯閘的輸出為高電平時的電平值都必須大於此voh。
4：輸出低電平（vol）：保證邏輯閘的輸出為低電平時的輸出電平的最大值，邏輯閘的輸出為低電平時的電平值都必須小於此vol。
5：閥值電平(vt)： 數位電路晶片都存在一個閾值電平，就是電路剛剛勉強能翻轉動作時的電平。
它是一個界於vil、vih之間的電壓值，對於cmos電路的閾值電平，基本上是二分之一的電源電壓值，但要保證穩定的輸出，則必須要求輸入高電平》 vih，輸入低電平 vih > vt > vil > vol。
6：ioh：邏輯閘輸出為高電平時的負載電流（為拉電流）。
7：iol：邏輯閘輸出為低電平時的負載電流（為灌電流）。
8：iih：邏輯閘輸入為高電平時的電流（為灌電流）。
9：iil：邏輯閘輸入為低電平時的電流（為拉電流）。
閘電路輸出極在整合單元內不接負載電阻而直接引出作為輸出端，這種形式的門稱為開路門。開路的ttl、cmos、ecl門分別稱為集電極開路（oc）、漏極開路（od）、發射極開路（oe），使用時應審查是否接上拉電阻（oc、od門）或下拉電阻（oe門），以及電阻阻值是否合適。對於集電極開路（oc）門，其上拉電阻阻值rl應滿足下面條件：
（1）： rl < （vcc－voh）/（n*ioh＋m*iih）
（2）：rl > （vcc－vol）/（iol＋m*iil）
其中n：線與的開路門數；m：被驅動的輸入端數。
：常用的邏輯電平
·邏輯電平：有ttl、cmos、lvttl、ecl、pecl、gtl；rs232、rs422、lvds等。
·其中ttl和cmos的邏輯電平按典型電壓可分為四類：5v系列（5v ttl和5v cmos）、3.3v系列，2.5v系列和1.8v系列。
·5v ttl和5v cmos邏輯電平是通用的邏輯電平。
·3.3v及以下的邏輯電平被稱為低電壓邏輯電平，常用的為lvttl電平。
·低電壓的邏輯電平還有2.5v和1.8v兩種。
·ecl/pecl和lvds是差分輸入輸出。
·rs-422/485和rs-232是串列埠的介面標準，rs-422/485是差分輸入輸出，rs-232是單端輸入輸出。
一點補充：rs-232c採用的是負邏輯，即邏輯「1」：－5v至－15v； 邏輯「0」：+5v至+15v。
而cmos電平為：邏輯「1」：4.99v； 邏輯「0」：0.01v；
ttl電平的邏輯「1」和「0」則分別為2.4v和0.4v。
6樓：匿名使用者
電平的說法主要是在數位電路中，一般ttl電路（也就是三極體組成的）的高電平是2.7～5（在這個範圍內都認為是1），低電平0～0.5（在這個範圍內都認為是0），cmos電路的為4.
5～5，低電平0～3.5（具體的本人記得不是很清楚），所以從ttl門向cmos傳送資料時，會將高電平判斷為低電平（本來送的是1，到接收端卻變為0了），這時需要加上拉電阻，來拉高電平，以保證不會出錯。
微控制器低電平上下限是多少？高電平上下限是多少
0.3vcc 0v為低電平，0.7vcc vcc為高電平，一般來講，對於5v電源的微控制器來說，低電平在1.3v以下，高電平在3.7v以上，數字訊號儘量不要使用1.3 3.7v這個區間，這有可能會造成微控制器無法識別或識別錯誤。 一般情況下0 0.3vcc是低電平，0.7vcc以上為高電平，二者中間...
電路里的電平是什麼怎麼判斷高,低電平
愛做作業的學生 電平 是指兩功率或電壓之比的對數，有時也可用來表示兩電流之比的對數。當輸入電平高於vih時，則認為輸入高電平 當輸入電平低於vil時，則認為輸入低電平。電平的單位分貝用db表示。常用的電平有功率電平和電壓電平兩類，它們各自又可分為絕對電平和相對電平兩種。輸出高電壓 voh 保證邏輯閘...
數字訊號在實際的物理介質中傳輸高低電平是控制開關管通斷來實現0和1的傳輸的嗎
巨蟹 現實的物理介質中0和1訊號的傳輸不全是，或者說基本上不是使用高低電平的方式，除非是在一些特別穩定的物理傳輸介質，實驗性的訊號傳輸演示或者是簡化傳輸系統才採用脈衝式的訊號傳輸。在實際的物理介質中，除了電壓 電平 脈衝衰減大的原因之外，更主要的原因是電壓脈衝訊號的寬頻譜頻寬會造成訊號的色散 不同的...