1樓：匿名使用者
兩個很些類似的地方, 但也有不少區別。。。貼個連結，慢慢看http://www.
不過，據我所知，會cpld的人基本也會fpga，而會fpga的當然也會cpld。。
具個例吧：比如作家，會寫詩的，多半也會寫下散文；而會寫散文的，多半也會寫下詩。
所以，有興趣就都學吧，一脈相承的。
2樓：匿名使用者
其實這兩者沒什麼區別的，無非就是fpga的門和邏輯器件多些，內部結構有所不同而已，他們所能實現的功能和用途都是一樣的。fpga比cpld先進些，不過他們的程式設計都是一樣的用的是硬體描述語言，一般還是選用vhdl語言較好，比起其他的硬體語言，如veilog hdl，有更好的應變能力，適應較大程式的編寫。
至於初學者，到底學什麼怎麼學，就如junky163說的:會cpld的人基本也會fpga，而會fpga的當然也會cpld。具個例吧:
比如作家，會寫詩的，多半也會寫下散文；而會寫散文的，多半也會寫下詩。不過我當初是從fpga學的，挺好學的，入門較為簡單，所以啊，現在學fpga的人很多，現在我在搞arm7.
好好學哦，關鍵是要精通。
cpld與fpga有何區別?
3樓：
******fpga基於sram的架構，整合度高，以le（包括查詢表、觸發器及其他）為基本單元，有內嵌memory、dsp等，支援io標準豐富。具有易揮發性，需要有上電載入過程。在實現複雜演算法、佇列排程、資料處理、高效能設計、大容量快取設計等領域中有廣泛應用，如altera stratix系列。
******cpld基於eeprom工藝，整合度低，以microcell（包括組合部分與暫存器）為基本單元。具有非揮發特性，可以重複寫入。在粘合邏輯、地址譯碼、簡單控制、fpga載入等設計中有廣泛應用，如altera max3000a系列。
********詳細比較:儘管fpga和cpld都是可程式設計asic器件,有很多共同特點,但由於cpld和fpga結構上的差異,具有各自的特點
①cpld更適合完成各種演算法和組合邏輯,fp ga更適合於完成時序邏輯。換句話說,fpga更適合於觸發器豐富的結構,而cpld更適合於觸發器有限而乘積項豐富的結構。
②cpld的連續式佈線結構決定了它的時序延遲是均勻的和可**的,而fpga的分段式佈線結構決定了其延遲的不可**性。
③在程式設計上fpga比cpld具有更大的靈活性。cpld通過修改具有固定內連電路的邏輯功能來程式設計,fpga主要通過改變內部連線的佈線來程式設計;fp ga可在邏輯閘下程式設計,而cpld是在邏輯塊下程式設計。
④fpga的整合度比cpld高,具有更復雜的佈線結構和邏輯實現。
⑤cpld比fpga使用起來更方便。cpld的程式設計採用e2prom或fastflash技術,無需外部儲存器晶片,使用簡單。而fpga的程式設計資訊需存放在外部儲存器上,使用方法複雜。
⑥cpld的速度比fpga快,並且具有較大的時間可**性。這是由於fpga是門級程式設計,並且clb之間採用分散式互聯,而cpld是邏輯塊級程式設計,並且其邏輯塊之間的互聯是集總式的。
⑦在程式設計方式上,cpld主要是基於e2prom或flash儲存器程式設計,程式設計次數可達1萬次,優點是系統斷電時程式設計資訊也不丟失。cpld又可分為在程式設計器上程式設計和在系統程式設計兩類。fpga大部分是基於sram程式設計,程式設計資訊在系統斷電時丟失,每次上電時,需從器件外部將程式設計資料重新寫入sram中。
其優點是可以程式設計任意次,可在工作中快速程式設計,從而實現板級和系統級的動態配置。
⑧cpld保密性好,fpga保密性差。
⑨一般情況下,cpld的功耗要比fpga大,且整合度越高越明顯。
4樓：匿名使用者
cpld設計組合邏輯電路較方便
fpga設計時序邏輯電路較方便
5樓：蕭芙老婷
cpld分解組合邏輯的功能很強，一個巨集單元就可以分解十幾個甚至20~30個組合邏輯輸入，而fpga的一個lut只能處理4輸入的組合邏輯，所以cpld適合於設計譯碼等複雜組合邏輯。
fpga晶片中包含的lut和觸發器數量非常多，所以設計複雜的時序邏輯電路，fpga比較適用。
簡而言之，cpld更適合複雜組合邏輯，fpga更適合複雜時序邏輯。
fpga和cpld的區別是什麼？
6樓：爾霞阿綢
******fpga基於sram的架構，整合度高，以le（包括查詢表、觸發器及其他）為基本單元，有內嵌memory、dsp等，支援io標準豐富。具有易揮發性，需要有上電載入過程。在實現複雜演算法、佇列排程、資料處理、高效能設計、大容量快取設計等領域中有廣泛應用，如alterastratix系列。
******cpld基於eeprom工藝，整合度低，以microcell（包括組合部分與暫存器）為基本單元。具有非揮發特性，可以重複寫入。在粘合邏輯、地址譯碼、簡單控制、fpga載入等設計中有廣泛應用，如alteramax3000a系列。
********詳細比較:儘管fpga和cpld都是可程式設計asic器件,有很多共同特點,但由於cpld和fpga結構上的差異,具有各自的特點
①cpld更適合完成各種演算法和組合邏輯,fpga更適合於完成時序邏輯。換句話說,fpga更適合於觸發器豐富的結構,而cpld更適合於觸發器有限而乘積項豐富的結構。
②cpld的連續式佈線結構決定了它的時序延遲是均勻的和可**的,而fpga的分段式佈線結構決定了其延遲的不可**性。
③在程式設計上fpga比cpld具有更大的靈活性。cpld通過修改具有固定內連電路的邏輯功能來程式設計,fpga主要通過改變內部連線的佈線來程式設計;fpga可在邏輯閘下程式設計,而cpld是在邏輯塊下程式設計。
④fpga的整合度比cpld高,具有更復雜的佈線結構和邏輯實現。
⑤cpld比fpga使用起來更方便。cpld的程式設計採用e2prom或fastflash技術,無需外部儲存器晶片,使用簡單。而fpga的程式設計資訊需存放在外部儲存器上,使用方法複雜。
⑥cpld的速度比fpga快,並且具有較大的時間可**性。這是由於fpga是門級程式設計,並且clb之間採用分散式互聯,而cpld是邏輯塊級程式設計,並且其邏輯塊之間的互聯是集總式的。
⑦在程式設計方式上,cpld主要是基於e2prom或flash儲存器程式設計,程式設計次數可達1萬次,優點是系統斷電時程式設計資訊也不丟失。cpld又可分為在程式設計器上程式設計和在系統程式設計兩類。fpga大部分是基於sram程式設計,程式設計資訊在系統斷電時丟失,每次上電時,需從器件外部將程式設計資料重新寫入sram中。
其優點是可以程式設計任意次,可在工作中快速程式設計,從而實現板級和系統級的動態配置。
⑧cpld保密性好,fpga保密性差。
⑨一般情況下,cpld的功耗要比fpga大,且整合度越高越明顯。
fpga和cpld的區別
7樓：匿名使用者
①cpld更適合完成各種演算法和組合邏輯，fpga更適合於完成時序邏輯。換句話說，fpga更適合於觸發器豐富的結構，而cpld更適合於觸發器有限而乘積項豐富的結構。
②cpld的連續式佈線結構決定了它的時序延遲是均勻的和可**的，而fpga的分段式佈線結構決定了其延遲的不可**性。
③在程式設計上fpga比cpld具有更大的靈活性。cpld通過修改具有固定內連電路的邏輯功能來程式設計，fpga主要通過改變內部連線的佈線來程式設計；fpga可在邏輯閘下程式設計，而cpld是在邏輯塊下程式設計。
④fpga的整合度比cpld高，具有更復雜的佈線結構和邏輯實現。
⑤cpld比fpga使用起來更方便。cpld的程式設計採用e2prom或fastflash技術，無需外部儲存器晶片，使用簡單。而fpga的程式設計資訊需存放在外部儲存器上，使用方法複雜。
⑥cpld的速度比fpga快，並且具有較大的時間可**性。這是由於fpga是門級程式設計，並且clb之間採用分散式互聯，而cpld是邏輯塊級程式設計，並且其邏輯塊之間的互聯是集總式的。
⑦在程式設計方式上，cpld主要是基於e2prom或flash儲存器程式設計，程式設計次數可達1萬次，優點是系統斷電時程式設計資訊也不丟失。cpld又可分為在編 程器上程式設計和在系統程式設計兩類。fpga大部分是基於sram程式設計，程式設計資訊在系統斷電時丟失，每次上電時，需從器件外部將程式設計資料重新寫入sram中。
其 優點是可以程式設計任意次，可在工作中快速程式設計，從而實現板級和系統級的動態配置。
⑧cpld保密性好，fpga保密性差。
⑨一般情況下，cpld的功耗要比fpga大，且整合度越高越明顯。
隨著複雜可程式設計邏輯器件(cpld)密度的提高，數字器件設計人員在進行大型設計時，既靈活又容易，而且產品可以很快進入市常許多設計人員已經感受到 cpld容易使用。時序可**和速度高等優點，然而，在過去由於受到cpld密度的限制，他們只好轉向fpga和asic。現在，設計人員可以體會到密度 高達數十萬門的cpld所帶來的好處。
8樓：放眼四海
從程式的角度來說區別還不是太大，他們的區別在於暫存器fpga遠大於cpld，容量大的多了，可以實現的功能也多，比cpld的價效比更高
cpld和fpga在應用上有什麼不同？
9樓：匿名使用者
你能說說最後一段嗎？關於工業環境的抗干擾的問題。
什麼原因，讓微控制器不能用，抗干擾能力差？
什麼原因，狀態機能用，他的抗干擾能力強？謝謝！
10樓：匿名使用者
簡單的來說，cpld更適合做邏輯，fpga更適合做時序。
cpld和fpga和dsp有何區別？速度最快的是哪種？
11樓：高邊疆號
看到你的追問，想到最近自己在調的一個**，silicon 的時鐘方面晶片（我用的是時鐘去抖動的）。。這些晶片一般可程式設計的，更改一下初始化配置。。就可以適應不同頻率的時鐘，起到倍頻，去抖動等功能，好像最高工作範圍可以達到2ghz，波形可選。。
如果你的板子的晶振時脈頻率不夠高，可以通過便宜的fpga的pll被個頻送到那種時鐘晶片上，處理完後再拉回來。這樣一般就能滿足各種時鐘應用了，具體要什麼指標，你可以去和相關的器件供貨商瞭解就是了
12樓：
好像這個沒有必要用到上述任何一種器件吧.... （初步猜測你是想做鐳射測距儀）
你描述的只是一個普通的時鐘訊號，t=2ns f=500mhz。用晶振+pll就可以了，或者專門做的高頻晶振。
不過一般不會做到你想象中的「方波」訊號，而是一個類正弦波。
CPLD和FPGA和DSP有何區別？速度最快的是哪種
高邊疆號 看到你的追問，想到最近自己在調的一個 silicon 的時鐘方面晶片 我用的是時鐘去抖動的 這些晶片一般可程式設計的，更改一下初始化配置。就可以適應不同頻率的時鐘，起到倍頻，去抖動等功能，好像最高工作範圍可以達到2ghz，波形可選。如果你的板子的晶振時脈頻率不夠高，可以通過便宜的fpga的...
學霸和學渣的區別，學霸與學神有什麼區別？
yiyuanyi譯元 1 就算老師講的是個毛線，學霸也能將它織成毛衣。2 雖然學霸的成績讓我目瞪口呆，但是我的交卷速度絕對讓學霸目瞪口呆。3 學霸晒成績，女神晒 土豪晒有錢，模特晒身材，老子晒太陽。4 學霸們用一晚上寫的作業，學渣們一個早讀就搞定。5 學渣的意義 穿的美美的，吃的好好的，答卷白白的，...
模版與有什麼區別，模版與模板有什麼區別？
模 m 版 用於複製的規範版本。模 m 板 澆灌混凝土工程時定型用的板子，一般用竹木料或鋼材製成。 1 模板 用一定的規範，標準使物體成固定型狀的模具。如指施工時澆築混凝土用的成組模型板,或者是鑄造時放模型和砂箱用的模具，一般是實體性。可以這樣理解，模具是由條形物板材製成的，組詞用板。2 模版 比較...